0

FPGA使用资源过多导致的时序问题一般怎么解决？

时序约束

目前项目上资源基本上使用了大约70%，布线会出现比较拥挤的情况，这个时候时序就会出问题，像这种情况，一般怎么去解决，怎么去做时序约束？

编辑重设标签(回车键确认) 标为违禁关闭合并删除

匿名

1 回答

排序依据» 按最早加入最新问题最有价值的问题

0

答案登陆可见 做站不容易，小伙伴支持一下我们吧！

编辑标为违禁删除链接

popomao
7036 ●43 ●66 ●82

评论

好的，感谢！我试着改进优化一下逻辑。

重庆野猪骑士 ( 2022-07-09 10:12:59 +0800 )编辑

提问工具

1 follower

统计

已提问: 2022-07-08 09:48:21 +0800

已查看: 93 次

最后更新: Jul 09

相似的问题

Powered by HiFPGA version 0.10.2

here is how