如何在ABEL模块中为总线创建原理图符号?背景问题解决方案
背景
Abel语言无法直接为引脚定义总线。总线通常用内部定义的总线定义。
这是一个例子:
DECLARATIONS
CK引脚;
“时钟输入
Q8..Q0引脚istype'reg';
“反输出
count = [Q8..Q0];
“创建内部总线
方程
count.clk = CK;
“使用内部总线名称进行逻辑实现
count:= count + 1;
- 问题
- 虽然原理图工具允许用户从任何ABEL模块生成符号上的总线,但用户经常会遇到类似于以下内容的错误:
- “逻辑错误13534:子模块'count512'的信号'Q_0_'不能在接口中使用。只允许引脚。”
- 这表示较低级别的信号名称与顶级名称不匹配。
顶层原理图信号名称Q [0:8]被转换为Q_0,Q_1等。它们与Abel引脚名称Q0,Q1等不匹配。 - 解
- 您可以编辑符号以将总线名称Q [0:8]链接到实际的引脚名称Q0 ... Q8。
- 按照下面列出的步骤,您可以删除错误。
- 打开包含总线符号的顶级逻辑示意图文件(count512)
- 单击编辑=>符号
- 单击原理图编辑器中的符号(count512) - 打开符号编辑器并显示count512
- 点击编辑=>属性=>图钉名称位置
添加评论