为什么我不能用低电流设置驱动长PCB走线并获得良好的信号质量?

当IO输出电流设置很高时,驱动长PCB走线的LVCMOS IO通常会在接收器处显示过冲。

当IO输出电流设置较低时,接收的波形在长PCB走线上可能会有些失真。

这是驱动长PCB走线时常见的问题。

您可能会认为IO输出电流设置没有过冲和良好的信号质量,但对于VCCIO电压较高的大多数典型LVCMOS输出,除非添加外部串联电阻,否则通常情况并非如此。

众所周知,当IO设置为大约4ma时,LVCMOS IO具有稳态输出阻抗,其值接近于典型PCB迹线的值。。鉴于此,通常认为较低的电流设置可以驱动具有良好信号质量的长PCB走线,并且对于从未端接的长PCB走线返回到输出IO的信号也具有低反射。。当在IBIS或HSPICE仿真器上模拟输出IO或在PCB上构建输出IO时,在接收器处看到的波形通常会大大失真,显示“阶梯”属性和反射在切换的预期最终值之上和之下。信号。 。波形失真的原因是在切换间隔期间IO并不总是看起来像恒定阻抗。。当需要大大超过其额定电流设置运行时,输出IO将趋向于电流限制,因此IO处的开关状态输出电压都小于所需,并且IO的输出阻抗将在电流限制时大大增加。。由于没有足够的电流立即“充电”PCB走线,开关边缘的初始部分将会减少,并且由于沿着PCB走线的反射,当PCB走线充电时会出现“阶梯”波形。。由于IO输出阻抗现在在电流限制边沿转换时间内大大增加,当返回的反射从长PCB走线的未端接端返回时,PCB走线的IO端会有更多的信号边沿反射。。基本上,PCB走线将开始填充不同高度的信号边沿反射,沿着PCB走线来回反复,直到PCB走线两端的反射消失。。输出IO信号最终将稳定在输出IO尝试切换到的最终值。。如果IO切换速度快于PCB走线上的边缘反射可能会消失,则接收器上看到的波形可能变得非常难以识别,并且接收到的信号对于驱动输入IO将不是非常有用。 。通常用于改善信号质量的解决方案,使得全高度波形将到达接收器,将输出IO设置为最大电流设置,然后在物理上靠近输出IO添加一个33欧姆串联电阻。。这提供了与4ma IO电流设置大致相同的输出阻抗,但现在输出IO电流限制效果被消除,因为IO从未达到其最大电流,当然外部电阻也没有电流限制。。如果您在使用20ma设置时担心SSO,那么它并不像您想象的那么糟糕。 。IO输出SSO随着增加的串联电阻而下降,现在更接近于VCCIO = 3.3v的10ma电流设置,并且对于较低的VCCIO电压仍然进一步降低。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 14:08:49 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它