LATTICE FPGA ECP5的时钟有什么注意事项？

1.作为fpga工作时钟接pclk还是？单端输入最高时钟支持多少？差分输入最高支持多少？
2.全局时钟的话哪些是定义的全局时钟？
3.单端时钟输入是否AB都可以，有没有差异？
4.PLL的输出时钟如果要从管脚输出去有什么要求？

匿名

想向站长提问,微信扫码立刻加入! shawn的FPGA圈.png

1 回答

排序依据» 按最早加入最新问题最有价值的问题

答案登陆可见 做站不容易，小伙伴支持一下我们吧！

ii1397
709 ●22 ●49 ●71

1 follower

已提问: 2017-10-22 12:21:04 +0800

已查看: 176 次

最后更新: Oct 22 '17

here is how