1

LATTICE FPGA ECP5的时钟有什么注意事项?

1.作为fpga工作时钟接pclk还是?单端输入最高时钟支持多少?差分输入最高支持多少?
2.全局时钟的话哪些是定义的全局时钟?
3.单端时钟输入是否AB都可以,有没有差异?
4.PLL的输出时钟如果要从管脚输出去有什么要求?

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除
匿名用户

匿名

想向站长提问,微信扫码立刻加入! shawn的FPGA圈.png
2
  答案登陆可见 做站不容易,小伙伴支持一下我们吧!
编辑 标为违禁 删除 链接 更多选项...
ii1397 头像
登录/注册后进行回答