首次访问？先看看 站点介绍吧
1.作为fpga工作时钟接pclk还是？单端输入最高时钟支持多少？差分输入最高支持多少？2.全局时钟的话哪些是定义的全局时钟？3.单端时钟输入是否AB都可以，有没有差异？4.PLL的输出时钟如果要从管脚输出去有什么要求？
匿名
订阅RSS
已提问: 2017-10-22 12:21:04 +0800
已查看: 202 次
最后更新: Oct 22 '17
lattice ECP5 FPGA 的SERDERS如果不用，那么SERDERS电源和其它SERDERS相关引脚该如何处理？
LATTICE FPGA ECP5-85系列，lvds接口io是否必须2.5供电吗？
请问LATTICE FPGA ECP5-45F和ECP5-85F的热阻JC多大？
LATTICE FPGA ECP5 调SDI时 serdes输出的时钟一直锁存不住怎么办？
请问LATTICE的FPGA从ECP5升级到ECP5-5G的时候有哪些电压要修改？
LATTICE FPGA的DDR3 IP core 可不可以使用93.75M时钟？
LATTICE FPGA 如果DDR3的时钟是40.96对DDR3接口有什么影响（DDR接口按100m例化）？
请教mipi csi “rd1182_mipi_dphy_interface_ip”这个参考设计怎样在LATTPCE FPGA ECP5 实现MIPI CSI 收发
LATTICE FPGA ECP5 程序可以通过 JTAG下载却不能下载到SPI FLASH里（未加密），请问怎么解决？
