为什么某些ispClock5600A输出偶尔与参考输入时钟相差180度?

问题可能出在输入时钟源有效之前应用RESET。在输入时钟源稳定后应用RESET时,结果是正确的输出相位关系。 V分频器和输出级可以随机地相位相差180度。如果输入参考时钟通过某些外部控制或使用内置REFSEL引脚关闭和重新接通,则可能发生相位变化。因此,必须在PLL环路发生重大变化后的任何时间置位RESET信号,例如输入时钟频率,反馈或输入分频器值,或任何导致VCO改变频率和重新锁定的信号。

请参阅本节 。其他特性 。在...的第32页左右 。ispClock5600A系列数据手册 - DS1019 。。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 14:06:40 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它