拥挤设计的最佳放置方式是什么?

随着设计变得更加复杂(或包含多个IP),设计的布局和布线成为FPGA的挑战。

  • 以下是处理拥挤设计时的一些指导原则。
  • 始终使用最新的软件进行合成,绘图,布局布线。
  • 合成供应商和FPGA公司都在不断微调工具,使其更加用户友好和高效。
  • 在综合期间,打开资源共享并增加扇出以减少设计中的节点,从而释放路由通道。
在最新的莱迪思ispLEVER或Diamond软件中启用拥塞驱动算法。。拥塞驱动布局(CDP)和拥塞驱动路由(CDR)将有助于成功布置和布线设计并提高设计性能。 。除了最新软件的运行时间改进之外,用户还可以利用ispLEVER和Diamond中的多核处理器支持来进一步缩短运行时间。。如果在用户平台上提供了多个处理器,则在布局布线阶段同时运行多个迭代。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 14:02:41 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它