莱迪思FPGA是否支持扩频时钟(SSC)?

SSC支持有两个方面:SSC生成和SSC接收。只有LatticeSC系列提供SSC生成支持。参考

LatticeSC sysCLOCK PLL / DLL用户指南 - TN1099 。了解更多信息(搜索“扩频”)。。关于SSC接收,所有莱迪思FPGA系列的PLL都可以支持SSC,只要输入时钟上的SSC调制低于PLL的截止频率,并且SSC调制引入的少量抖动是可以容忍的。。对此主题的讨论超出了本FAQ的范围,但如果设计人员了解SSC实现所需的设计注意事项,则PLL规范中应该有足够的信息来确定特定的SSC实现是否可行。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 13:54:25 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它