为什么在使用DPHY到CMOS IP V1.2时,我不能将GPIO/IOIO端口放置在BANG0上?
在交叉链路上的DPHY到CMOS IP版本1.2中,通过在输出侧添加ODR硬块来更新IP,以增强设计以支持超过150 MHz像素时钟。由于ODDR不在BAND0上,将IP的分配/放置在BANK1或BANG2上。
添加评论
首次访问?先看看 站点介绍吧
已提问: 2018-07-27 13:50:17 +0800
已查看: 9 次
最后更新: Jul 27 '18