为什么在使用DPHY到CMOS IP V1.2时，我不能将GPIO/IOIO端口放置在BANG0上？

在交叉链路上的DPHY到CMOS IP版本1.2中，通过在输出侧添加ODR硬块来更新IP，以增强设计以支持超过150 MHz像素时钟。由于ODDR不在BAND0上，将IP的分配/放置在BANK1或BANG2上。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 13:50:17 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它

添加评论