首次访问？先看看 站点介绍吧
请问DDR的ip core中，有个接口时钟频率的选项，可选的时钟范围为100~400MHZ，但是我实际的接口时钟并没有那么高，只有93.75M，这种情况会不会影响DDR ip core的使用？换个角度说，如果接口时钟达不到DDR ip core要求的时钟，该如何处理？
匿名
订阅RSS
已提问: 2017-10-22 11:14:59 +0800
已查看: 65 次
最后更新: Oct 22 '17
LATTICE FPGA 如果DDR3的时钟是40.96对DDR3接口有什么影响（DDR接口按100m例化）？
LATTICE FPGA FIFO IPCORE 的reser和rpreset有什么不同？
LATTICE FPGA ECP5的时钟有什么注意事项？
FPGA 连DDR3存储器时为什么与DDR3在同一bank上不用的IO口也连接了1.5V，不知道何意。
lattice ECP5 FPGA 的SERDERS如果不用，那么SERDERS电源和其它SERDERS相关引脚该如何处理？
LATTICE FPGA ECP5 程序可以通过 JTAG下载却不能下载到SPI FLASH里（未加密），请问怎么解决？
lattice fpga crosslink怎样使用内嵌的reveal analyzer逻辑分析仪？
请教大家LATTICE ICE系列FPGA的开发工具iCEcube2 如何调用ModelSim仿真？
请教大家LATTICE ICE系列FPGA的开发工具iCEcube2 如何使用自带的IP？
