aurora hard_err间断性报错
请问仿真的时候相同aurora互传,rx端收到了数据,但是lane_up和channel_up没有起来。hard_err间断性报错,请问是什么原因
添加评论
首次访问?先看看 站点介绍吧
请问仿真的时候相同aurora互传,rx端收到了数据,但是lane_up和channel_up没有起来。hard_err间断性报错,请问是什么原因
已提问: 2022-02-24 19:05:22 +0800
已查看: 25 次
最后更新: Feb 24
奥罗拉8B10B V83-在示例设计和用户指南之间重置极性信息不匹配
单工定时器模式下奥罗拉8B10B VS10内核中的Chnelay-UpUP断言
LogICORIP IP极光8B10B V90.Verilog实例化从大写变为小写
VIVADO 2016.4和更早-奥罗拉8B10B -在奥罗拉8B10B设计的示例性设计仿真中出错,当DRP接口被禁用时,在IP积分器中使用
Logicore IP Aurora 8B10B / 64B66B - 新设计的建议书
LogiCORE IP Aurora 8B10B v8.3,ISE 14.3 - 使用ISE生成的布局和布线网表的时序仿真中的CRC故障
LogiCORE IP Aurora 8B10B和Aurora 64B66B的设计咨询主答复记录
Aurora 8B / 10B v7.1 / v5.3 - 内核重置每4520个USER_CLK周期,出现RXNOTINTABLE错误
Aurora 8B / 10B v5.3 - ISE Design Suite 13.4的发行说明和已知问题
Aurora 8B / 10B v7.1 - ISE Design Suite 13.3的发行说明和已知问题(AXI4-stream)