首次访问？先看看 站点介绍吧
因为要用quartus做一个攻击电路，所以在代码中插入了一个环模块，但是在rtl viewer里能看到的模块在technology map viewer里看不到了，被优化掉了，quartus有没有类似于vivado的don’t touch关键词能够防止模块被优化呢？
最好别用这种指令,把这个信号做点处理让他它输出到管脚上,或者添加约束为虚拟IO即可.
订阅RSS
已提问: 2022-01-07 11:01:27 +0800
已查看: 55 次
最后更新: Jan 07
ALTERA FPGA 软件QUARTUS有没有出过“Internal Error: Sub-system: A2T, ”这种错误的坛友?
ALTERA FPGA QUARTUS编译错误“PLL clock not driven by a dedicated clock pin ...”是什么原因？
ALTERA FPGA使用QUARTUS 自带的FFT做傅里叶变换时，怎么使用流控制？
有人用过quartus 定点转浮点IP核吗
为什么我quartus中初始化后，自加后还是未定态呢，求大佬指教
Quartus-VHDL-Cyclone IV,如何实现信号锁存？
SoC FPGA，想从SDRAM中读出一帧图像数据，请问可以用什么方法实现？
ALTERA FPGA软件quartus编译错误“Internal Error: Sub-system:VHDO...”怎么解决？
ALTERA FPGA quartus 可以自己设置全局时钟吗？
INTEL FPGA Quartus "Critical Warning (10237)"错误怎么解决？
