如何检查设计是否使用ECP3 FPGA的SeldS硬物理编码子层(PCS)内的时钟容差电路(CTC)?

PCS在GUI中有一个选项,允许或禁用CTC块,同时通过格点菱形中的IP Express生成PCS IP。如果CTC块已经在GUI中被加密,那么设计将使用它。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 13:42:30 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它