0

前10秒启动程序编写verilog

1.一个输入,一个输出模块, 输入管脚每秒会检测到两个上升沿,一旦没有收到,则输出管脚输出一个500ms脉宽的低电平,这个状态只在上电的前10秒需要。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除
匿名用户

匿名

微信扫码加入我们的圈子! shawn的FPGA圈.png
0

这是毕业设计还是课程设计?建议直接上闲鱼或者淘宝购买。

编辑 标为违禁 删除 链接 更多选项...
shawn 头像

评论

谢谢您的关注和提醒;现在问题已经解决;了解完后面一级上电后的状态后,这个多次复位逻辑就好实现了。

aqing11111 头像aqing11111 ( 2021-06-10 11:42:27 +0800 )编辑
登录/注册后进行回答

提问工具

1 follower

统计

已提问: 2021-05-20 18:03:29 +0800

已查看: 30 次

最后更新: Jun 09