MMCM级联生成时钟是同步还是异步?

在使用Clocking WizardIP Core时,选择时钟源时会显示如下图所示的几个选项。其中Signgle ended clock capable pin和Differentialclock capable pin比较好理解,表明时钟是从FPGA芯片外部经单端或者差分全局时钟管脚进入。选择Global Buffer会在输入端口前添加全局时钟缓冲器BUFGCE, No buffer则不会添加全局时钟缓冲器,且表明时钟来自于FPGA内部。那么什么场合使用这两个选项呢?

1.jpg

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除
匿名用户

匿名