如何用Verilog写viterbi算法?

最近研究用Verilog来写viterbi算法,很难找到有用的资料,算法比较复杂现在不知道如何下手,希望能得到帮助。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除