xilinx fpga基础概念, 都是net,有什么区别

pin与pin之间都是通过net相连的,可以看到net举足轻重的地位。通过net可以找到与之相连的pin或cell,而net本身也有一些重要的属性。

net的TYPE属性 net的TYPE属性有四个值,分别是POWER、GROUND、GLOBAL_CLOCK和SIGNAL,表明相应的net是恒接高电平、恒接低电平、全局时钟或常规信号,如下图所示。

net的FLAT_PIN_COUNT属性 FLAT_PIN_COUNT表明了与net相连的leaf pin的个数,因为net连接的两个pin,必有一个是输入(除了恒接高或恒接低之外),据此可知,FLAT_PIN_COUNT减1即为该net的扇出。理解get_nets**选项含义**先看一下如下电路图。这个电路图中的net被分为三段,隶属于不同的层次(Hierarchy)。图中蓝色标记的pin是已知pin,现在通过该pin,我们看看能获得哪些net。

(1)只使用-of选项(-of是-of_objects的简写)

此时只获得与该pin在同一层次下的net,也就是上图中的标记3。

(2)同时使用-of和-segments选项
此时可获得与该pin相连的隶属于不同层次的分段net,也就是图中的标记1、标记2和标记3。

(3)同时使用-of -segments和-top(-top是-top_net_of_hierarchical_group的简写)

时可获得与该pin相连的net的顶层分段,也就是图中的标记2。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除
xilinx_fpga 头像