0

XILINX vivado中debug总是经常提示 the core clock is slow or no core connected for this ila

最近调DDR3时,vivado中debug总是经常提示 the core clock is slow or no core connected for this ila,触发时钟用的是MIG出来的ui_clk,之前一直能用,现在却一直无法跑起来,示波器看到200mhz外部时钟正常,电压也正常,不知道是什么原因?

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除
匿名用户

匿名

想向站长提问,微信扫码立刻加入! shawn的FPGA圈.png
1
  答案登陆可见 做站不容易,小伙伴支持一下我们吧!
编辑 标为违禁 删除 链接 更多选项...
Harman 头像
登录/注册后进行回答