0

XILINX DDR3 有时候init_calib_complete拉高,读写数据以后,app_rdy就一直为低

请问,有时候init_calib_complete拉高,读写数据以后,app_rdy就一直为低。但是不是一直是这样,只是偶尔会这样。大部分时间是正常的,请问是程序有什么不严谨的地方吗?

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除
匿名用户

匿名

想向站长提问,微信扫码立刻加入! shawn的FPGA圈.png
2
  答案登陆可见 做站不容易,小伙伴支持一下我们吧!
编辑 标为违禁 删除 链接 更多选项...
xiemenga11 头像
登录/注册后进行回答

提问工具

1 follower

统计

已提问: 2019-10-14 10:06:50 +0800

已查看: 25 次

最后更新: Oct 18 '19