如何对D触发器进行简单的仿真文件的编写(本人使用的Vivado 2018.2)

module p_dff(
input wire clk,
input wire clr,
input wire D,
output reg Q
);
always @(posedge clk or posedge clr)
if(clr==1)
Q<=0;
else
Q<=D;
endmodule

这是对D触发器的设计语言描述,求解答sim仿真文件

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除
pumpkin 头像