如何在莱迪思ispVM系统中执行比特流编程验证(Verify)?

使用ispVM System进行的PLD编程验证可以对设备比特流与所需的.JED文件进行逐位比较(与信息量较少的计算校验和比较相反)。

通过在验证失败后查看日志文件(ispVM.log)可以轻松验证这一点。

例如:
================================= 12/17/09 14:39:29设备LC4256ZE:仅验证--- 。-----------行--------------:HDR 1TDR 0SDR 1592 TDI(00000000000000000000000000000000000 ...预计TDO(DFFFFE0FFFE71FCFF00FFBE73FFFF0FC1F0 ...收到TDO(7FFFFFFFFFFFFFFFFFFFEFFFFFFFFFFFFFF .. 。.Bits Error 1592:Expected:1 Received:0Bits Error 1590:Expected:0 Received:1Bits Error 1569:Expected:0 Received:1Bits Error 1568:Expected:0 Received:1Bits Error 1567:Expected:0 Received:1Bits Error 1566:。预期:0收到:1Bits错误1565:预期:0收到:1Bits错误1549:预期:0收到:1Bits错误1548:预期:0收到:1Bits错误1544:预期:0收到:1和更多... ==== 。=============================
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 13:36:54 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它