请教给位大佬,怎么实现两个数据信号的优先级控制
本人是新手,最近在和老师做一个有关FPGA的项目,用的是正点原子的板子,Quartus||的开发环境,目前遇到困难,就是有两个信号uart_en_1和uart_en_2,两个信号基本同时发出,想实现让模块先响应uart_en_1后,再响应uart_en_2。
添加评论
首次访问?先看看 站点介绍吧
已提问: 2019-09-12 22:22:48 +0800
已查看: 81 次
最后更新: Dec 17 '20