【转】应届生面试数字电路设计/FPGA开发工程师岗位总结—— 看得我啼笑皆非
看得我啼笑皆非,想起曾经自己找工作时遇到的奇葩面试官
流程和感情篇
今天9月29日，明天就是9月最后一天。找工作的阶段也基本算过去了。好久没有整理自己的收获了。今天就把自己找工作的一些感受和经验写下了。想到哪说到哪，写到哪算哪，规划和随性，近几日我选择随意一点，大家也可以找个舒服的姿势看看下面的东西，能有收获当然最好。
首先，先说点不用动脑子的，那就是找工作的流程以及心里变化，希望看到这些之后的学弟学妹能提前有一个好的心态。
流程：
① 秋招9月初就红红火火的拉开序幕了，（注：9月才开始上网查公司信息，网申是一件很蠢的事情，就比如当我们9月初登上大疆的校招官网发现人家已经截至网申了，开始就结束，对于一个才开始准备找工作，而且还没拿到offer的人来，那真的是想骂人。结论就是当你真的打算找工作，你最好在大三第二学期的6月份左右准备好你的简历，多去那些大公司的官网上转转）。个人建议把自己的简历好好写好好改，最好再找些专业人士给你看看，当然你们那些刚找完工作的学长学姐的建议凑合也能看。
② 上面说到9月初公司开始秋招意味着9月份开始就有公司来学校宣讲，以及开通网上网申通道。你需要做的就是先打开电脑，在电脑里新建一个excel，相信我这个很重要,名字你开心就好这个不重要，重要的是之后的操作。宣讲会一般去比较NB 的学校网上看，这些信息会有一个专栏，你现在要做的就是筛选你想去的，将他的信息放到的你的excel里（可以有以下信息摘录下来：a宣讲日期 b公司名称 c投递岗位名称 d岗位地点 e网申还是邮件投递 f状态 g宣讲地点 h面试地址 i面试时间 j公司规模以及你对这个公司的评价或看法）信息大体这么多久够了，每天早上第一件事就是更新你的excel。这样你就能比较清除的知道你今天要去哪，干什么。千万别用脑子记，因为一般你投递的公司的数量在60到100之间，当然100以上也是有可能的，只用脑子记，最后只会混成一团乱麻。
③ 当你准好一份excel后，你就可以有针对性的海投了（海投是必须的，但是你要是压根不想去的也别浪费自己和对方的时间）。然后就是跑宣讲会，现场做笔试题。这个阶段你需要做的心里准备就是：平心静气。因为任何事情都有一个流程，不要急说为啥还没有面试，当开始有面试的时候，你会发现你一天可能有好几场面试，甚至有可能，不，应该90%你可能会遇上面试时间冲突，需要你来调节。说这么多就想说一点：稳住别慌，我们能赢！。当然光有一个好的心态也不够，你需要将你在笔试中遇到不会的问题，回来及时查询整理，这时候我感觉你又需要一份word。来记录你遇到的问题，以及解决办法。这份word你同样也需要及时更新。同样这份word之后也有大用。早上这么多事情意味着你几点起不用多说，自己的时间自己安排
④ 写着写着发现说不下去了，一想原因，9月之前的工作没说，上文有说过，想到哪说到哪，排版，还是算了吧，你们也大可不必放在心上，当然如果要是马上准备找工作，我建议你就看看流程，字里行间透露出的的随意不是你现在该有的状态。严谨，才是一个理工科人该有的品德。
在找工作之前也就是7-8月份，你需要做的就是复习，复习什么呢，硬件会有个《FPGA&数字IC开发工程师》笔试100题自己找找，做一下。还有就是数电，数电已经很基础了，好好复习，必须扎实。感觉时间很富裕的可以再看看模电,会有用的，还有就是数字集成电路的基础比如场效应管画某个功能电路简单的那种。静态时序分析也得会比如：1判断建立时间保持时间满足 2计算该电路的最大工作频率 3 input delay 和output delay是什么（这个可以看我之前写的） 4如何让不满足的建立时间变满足，为什么，保持时间不满足，能否通过改变时钟频率让其满足。5建立时间保持时间的本质是什么，为什么会这样。大家都可以想一想，当然还有很多别的，总之多看书吧，骚年们！
⑤ 上面有说到复习，写简历，投递简历，笔试。也终于该说到面试了。面试，我提一下，我这里说的是技术面，市场类的我不知道，我也在网上有查过面试问题，后来发现，做技术的就是做技术的没有那么多弯弯绕绕。hr面的常见问题也和网上有很大区别，这个下面再说。
这里先说技术面：重点：简历的内容（如果有比红色更醒目的颜色，你告诉我，我更愿意用它）
项目 里的所有东西你必须要了然于心，你当初是如何想的，如何做架构的，如何实现的，具体的实现和方法，遇上的问题，如何解决的，给你带来的收获，你所用的资源分别有多少，你的电路的工作频率，如果让你优化，你如何优化。如果是团队合作，你是如何分配工作和合作的，合作的时候遇到的问题，如何解决的，你队友遇到了问题，你是如何做的。
技能 里面可能会写你掌握那种协议，凡是写的你要能画出他的时序图以及讲清楚你的实现思路和具体实现 清楚你的简历内容是必须的，不然简历的内容要是被问住了，你简历的真实性会大打折扣。
如果技术面有两面的话，第一面有可能重点在一些常见的电路知识上，你的项目可能只会稍微提一下，主要留在二面问。
常见的问题：
- 你是如何理解跨时钟域的，如何解决。
- 竞争冒险是什么，如何解决。
- 你对整个电路的流程的了解。
- STA。
- 使用异步FIFO需要注意的事项 异步FIFO最小深度的计算方法。
- 锁存器在电路中的作用，甚至可以说成在电路里的危害。
- 同步复位，异步复位电路的各自特点。
- FPGA方面：你对底层资源是否了解，详细阐述。 可能顺便会问问你项目中用的芯片型号，以及内部各种资源有多少。
- 手写几条简单的STA的约束当然这里说的是sysnopsys的xdc。
- 锁相环的组成。
- 用加法或者减法实现除法，乘法在此略。
- 三态门电路如何写，综合出来的电路图是什么样子。
大体能想到的就这么多。大家可以自己查一下准备准备。
二面问题：
看你的面试官可以细到什么地步，反正整体就是问你的项目，感受就是问的很细。
举个例子，大家各自感受一下。我在简历中有写道我用Verilog 实现了一个sdram的控制器，常见的问题有某个功能需要的命令以及需要满足的时序要求。如果是full-page是否提供首地址就好，为什么。
但是有个面试官问我某个具体的命令对应的背后的电气特性，也就是当你在命令sdram做了一个操作的时候，sdram本身到底发生了什么。
还有就是一些在自己根本遇不到的问题，比如我是否可以只action而不写或者读。如果可以这又是为什么。
这就要求你对于你操作的东西不光要懂如何操作它，还要了解它的内部结构以及它是如何运转的。
hr面问题：
我是本科生，我只说本科找工作的。
- 你为什么不考研
- 你和研究生比你的竞争力在哪
- 你到现在遇到的最大挫折
- 你到现在做的的最大成就
- 你的工作地点，期望薪资
个人感觉对于不考研的问题你需要表现出终身学习的想法，和比研究生会更努力的迫切。所谓知耻而后勇，当然这里可能用的不太恰当。
⑥面试的心态变化：
我记得我第一场面试的时候，在等候室我拿简历手都是抖得，见了面试官，在那一坐，我是谁，我在哪，我要干嘛。
之后第二场就好很多，还是会有紧张，但整体就能和面试官聊了，最起码在基本问题和简历的问题可以对答如流，而且还可以笑得出来。
再往后就是重复。不过在这要说的就是你的word也理应越变越厚。
然后就是拿到第一家公司的offer，在拿到第一份offer后整个人的心态会有一个比较大的放松，这个时候就有种跳出来成为局外人的感觉（当然，这指的是这个公司你也比较心仪）
再往后的面试就是能轻松很多，对你之后的面试更有帮助，你能发挥的更自如，表现的更自信，更有光芒，这个时候其实更多的是在和技术面试官的交流，和学习上，他会教会你好多以前更本不会想到要去关注的的东西。
再往后就是个面试官探讨该行业的发展前景，人生理想，心路历程。（个人感觉到这个时候其实就有点飘了，还是需要稳一手）
总结下来就是，在你面试你心仪的公司前找几个别的公司练手是很有必要的。
本来还把我的word整理分享一下，不过，今天写这份文档已经挺久了，word明天再说吧，先吃口晚饭去！
