时序、时序,如何解决FPGA的时序优化问题?

FPGA工程师的烦恼

动辄上千万门的FPGA设计,遇到时序问题,怎能不让人抓狂?速度无法满足要求,功耗无法满足要求,设计占用了90%的FPGA资源,该怎么办?明明只添加了一个小模块,怎么时序就不满足了呢?

一连串的问题似乎只有一个解决方法—修改代码、重新仿真、布线、测试。非要如此吗?Jarvis为大家隆重推荐一款FPGA时序优化软件——InTime。

什么是INTIME?

InTime是业界第一款利用大数据分析和机器学习技术来优化FPGA设计的专家软件。在不修改代码和约束的前提下,根据用户设置的优化目标(时序、面积、功耗),自动运行FPGA的综合、布局和布线流程,并能够通过上一次运行结果智能化调整约束,自动化运行多个种子,最终实现最佳时序效果。
INTIME时序优化软件的特点
1.机器自学习和大数据分析,找到最佳策略
2.XILINX和ALTERA都能够完美支持
3.自动化的管理多个FPGA工程的实现
4.报告设计中影响时序的关键路径
5.除了时序,还支持对资源和功耗的优化

INTIME时序优化流程
微信截图_20190426112223.png

分析结果

微信截图_20190426112234.png

关键路径分析

微信截图_20190426112241.png

设想一下,下班时发现时序有问题,花费5分钟时间建立工程,设置好种子运行的多个参数,然后下班,第二天早上上班,发现机器运行一晚上,跑了十多个版本的综合、布局布线、查看分析报告,选取时序最佳的一个版本,问题就解决了。
总结

INTIME 时序优化系统,从大数据分析和智能化学习两方面着手,挖掘了FPGA布局布线工具的潜能,为用户提供了更为卓越的时序优化性能,而且,通过超频工作站,针对FPGA布局布线工具进行性能优化,大大提高了FPGA工程师的开发效率。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2019-04-26 11:26:55 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它