UltraScale / UltraScale +:如何为本机或组件I / O接口构建4或8以外的序列化/反序列化速率的变速箱

问题描述

UltraScale器件系列仅支持4和8的反序列化比率,与以前具有更多选项的系列不同。

这适用于高速SelectIO向导(本机模式)和ISERDES(组件模式)。

是否可以使用不同的比例?

解决/修复方法

如果你需要不同的比例,你可以建立一个面料变速箱,以1:8的比例建立1:10。

无论您使用的是原始模式还是组件模式,结构变速箱的工作方式都相同。

建议的方法:

从小型分布式RAM FIFO构建结构变速箱。

将4或8位字以串行速率除以2或4写入存储器,然后以1:10的比率以串行速率除以5读出存储器。

可以在XAPP1315中找到用作起点的示例

此示例是为组件模式1:7视频构建的,请参阅参考设计中的文件rx_sipo_1to7.v

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-11-16 21:18:40 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它