LATTICE FPGA 时序约束问题请教
各位前辈,请教个问题:
我有一根 27M 时钟下产生的信号, 想同步到 117M时钟下使用,但是时序检查老是过不去,setup时间不够,请问有什么优化方法没?
我的做法,先用 clka (27M时钟) 把待同步的信号线dt打一拍,输出dt_a,然后用 clkb (117M时钟) 把dt_a打两拍。
但是clkb再对dt_a打第一拍的时候,时序报告就显示setup时间不够了
dt是单BIT的