如何在LatticeECP3中将DDR2或DDR3存储器接口端接到VTT?

LatticeECP3需要外部端接VTT,用于DDR1,DDR2和DDR3存储器接口实现。
所有DQ和DQS引脚应使用外部终端电阻端接至VTT。
VTT电平是VCCIO的1/2(DDR2为0.9V,DDR3为0.75V)。 。SSTL(存根系列终止逻辑)I / O信令要求在接收端并行终止VTT。。虽然DDR2存储器具有ODT功能以满足写操作的这一要求,但LatticeECP3端也应具有读操作的终端。。外部终端电阻用于此目的。。请注意,LatticeECP2 / M和LatticeXP2使用与LatticeECP3相同的外部端接方案,用于DDR1和DDR2存储器接口。 。建议您执行SI(信号完整性)仿真以获得最佳终端电阻值。。如果SI仿真不可用,您可以使用莱迪思工厂推荐的值(DDR2为75欧姆,DDR3为100至120欧姆)。。终端电阻与LatticeECP3球之间的较短走线长度对于更好的信号完整性结果也至关重要。。莱迪思建议您在它们之间的跟踪长度不超过0.6“。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 12:13:05 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它