如何获得晶格ECP3器件内部的织物锁相环(PLL)的带宽信息?

当为晶格ECP3器件生成PLL知识产权(IP)核时,IP核版本5.4或以上可以根据输入和输出频率来计算PLL的带宽。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 12:12:59 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它