2

INTEL FPGA Quartus "Critical Warning (10237)"错误怎么解决?

Critical Warning (10237): Verilog HDL warning at tft_drv.v(201): can’t infer register for assignment in edge-triggered always construct because the clock isn’t obvious. Generated combinational logic instead

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除
fuckfpga 头像
微信扫码加入我们的圈子! shawn的FPGA圈.png
2
  答案登陆可见 做站不容易,小伙伴支持一下我们吧!
编辑 标为违禁 删除 链接 更多选项...
Altera_wiki 头像
登录/注册后进行回答