格点提供了一个快速傅立叶变换(FFT)编译器IP核,以VHDL为格子菱形工具中的目标语言吗?

在Verilog版本中,格子只提供快速傅立叶变换(FFT)编译器IP核。如果生成VHDL版本,则只在VHDL中生成顶级封装器,而行为模型只使用Verilog语言。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 12:09:18 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它