在带有SERDES / PCS的莱迪思器件中,如何使用自己的基于FPGA的链路状态机控制字对齐器?

您可以在基于8b10b或仅基于10位SERDES的模式下使用word_align_en_ [0-3] / ffc_enable_cgalign_ch [0-3]。

下面的仿真波形显示了word_align_en_0上的低脉冲信号( 的LatticeSC / LatticeECP3的 与ffc_enable_cgalign_ch0 in具有相同功能的信号 LatticeECP2M的 )信号使字对齐器能够寻找并锁定一个新的逗号。

“WORD ALIGNER”标签上方的信号是FGPA接口信号,而此标签下方的所有信号都是PCS内核的内部信号。

在8b10b模式下,代码违规(rx_cv_detect_ [0-3])出现在word_align_en_ [0-3]脉冲之前,并在字对齐器锁定到逗号边界后在脉冲之后消失。

在仅10位SERDES模式下,CV信号无效,因此字对齐成功的唯一指示是RXD上接收FPGA / PCS 10位数据接口上的正确COMMA 10位序列。

有关如何配置PCS / SERDES以进行外部字对齐控制的信息,请参见适用的PCS / SERDES技术说明用户指南或数据表。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 12:05:13 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它