如何用单个PLL驱动位于器件左侧和右侧的LaTiCeCp3的ECLK?

通过使用ECLKBASE,可以用单个PLL驱动LATECeCP3的ECLK。这可以通过使用下面的偏好来实现。

使用EdgE2EdEdET.NET;

哪里:

net NETNAME.GT是一个特定的边缘时钟网络的名称(& lt;String & Gt)。

ECLK1和ECLK2有两个ECLK桥。

通过PLL驱动ECLK1桥,首先将左PLL固定在以下偏好:

定位COMP“PLLY0/PLLIDSSTO0”站点“PLLYR26C5”,并采用PLL CKOOP输出来驱动ECLKBANK。

通过PLL驱动ECLK2桥,首先将左PLL固定在以下偏好:

定位COMP“PLLY0/PLLIDSSTO0”站点“PLLYR26C5”,并采用PLL CLKOS输出来驱动ECLKBANK。

对设备的左侧和右侧使用单独的ECRKSycCA。

固定左锁相环的原因是:如果我们通过锁相环驱动ECLKByt,必须始终通过左锁相环。地点和路线(PAR)不为我们这样做,所以我们已经使用了上面提到的偏好。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 12:03:27 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它