首次访问？先看看 站点介绍吧
对于输入，状态取决于终端设备的驱动方式。
如果它是Hi-z并且具有小于3.3V但大于1.4V的电压，则器件将其识别为高电平。
提问于 2018-07-27 12:01:55 +0800
这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它
订阅RSS
已提问: 2018-07-27 12:01:55 +0800
已查看: 8 次
最后更新: Jul 27 '18
怎样提升LATTICE FPGA CPLD的下载烧录速度，让FPGA的下载更快更省时间？
如何获得我现有的LATTICE FPGA CPLD订购许可证的临时扩展？
LATTICE(莱迪思) CPLD FPGA设计软件的LICENSE（授权许可选项）有哪些？
LATTICE CPLD XO3芯片bank0可以作为7:1LVDS的差分输入吗？还是只能作为输出？
lattice FPGA crosslink怎样做仿真？
LATTICE CPLD XO3做SPI收发，最快能做到多高的频率，96M可以吗？
LATTICE ECP5 FPGA LVDS收发出错，请问是什么原因怎么解决？
LATTICE的FPGA开发软件diamond的安装及LICENSE授权教程
lattice FPGA软件diamond 报错“external connection to net gnd is not allowed”怎么办？
LATTICE CPLD 软件 DIAMOND 报错" ERROR - osc_clk matches no clock nets in the design."怎么解决啊 ?
