是否可以使用DSP模块作为MUX功能?

对的,这是可能的。

以下是使用DSP模块实现MUX 16到1功能的示例:

的Verilog

整数i;

始终@(sel)for(i = 0; i <16; i = i + 1)开始sel_one_hot [i] = sel ==(15-i);
结束mult_16_16 I_mult_16_16(.A(sel_one_hot),. B(D),. P(P)); 。//使用IP express生成16 * 16 DSP模块,分配Z = P [16]; 。VHDL 。sel_one_hot&lt; =“1000000000000000”当sel ==“0000”否则“0100000000000000”当sel ==“0001”否则“0010000000000000”当sel ==“0010”否则“0001000000000000”当sel ==“0011”否则“0000100000000000 。“当sel ==”0100“否则”0000010000000000“当sel ==”0101“否则”0000001000000000“当sel ==”0110“否则”0000000100000000“当sel ==”0111“时”0000000010000000“当sel ==” 。1000“其他”0000000001000000“当sel ==”1001“其他”0000000000100000“当sel ==”1010“否则”0000000000010000“当sel ==”1011“否则”0000000000001000“当sel ==”1100“否则”0000000000000100“。当sel ==“1101”时其他“0000000000000010”当sel ==“1110”时其他“0000000000000001”当sel ==“1111”; I_mult_16_16:mult_16_16端口图(A =&gt; sel_one_hot,B =&gt; D,P = 。&gt; P); Z&lt; = P(16);
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 12:00:05 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它