如何优化移位寄存器延迟?

通常在设计中,数据路径延迟是通过移位寄存器实现的。

长延迟需要许多移位寄存器,这会消耗大量的FPGA寄存器资源。

在许多情况下,使用基于RAM的移位寄存器将提高资源利用率。

在莱迪思FPGA器件中,片可以配置为分布式RAM。

通过使用分布式RAM和控制逻辑来实现移位寄存器,可以减少寄存器资源的使用。 。例如,对于MachXO2,4位数据总线和16个周期的延迟通常需要32个逻辑片(64个寄存器)。。但是,它可以仅使用带有基于RAM的移位寄存器的7个片来实现。。在这种情况下,这可以节省78%的逻辑资源。 。Lattice Diamond IPexpress工具用于快速轻松地生成基于RAM的移位寄存器逻辑。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 11:54:39 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它