如何在原理图编辑器中防止信号被优化(修剪)?

Lattice Diamond设计软件和ispLEVER Classic设计工具扩展了其HDL属性选项 原理图编辑器 也。

要保留信号,请单击信号并右键单击它。

对象属性窗口将打开。

选择所需的电线,您将观察到与之相关的几个属性。。选择syn_keep / keep属性并将其设置为True。 。合成器不会优化信号
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 11:50:05 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它