如何在莱迪思CPLD中实现全局时钟和全局输出使能?

全局时钟和全局输出使能的实现可以大大减少时钟和输出使能信号从控制引脚到其目的地的传播。

只要将这些信号分配给Constraint Editor中的专用全局控制引脚,软件就会自动使用专用的全局资源来放置和路由控制信号。

但是,如果信号也用于任何其他通用逻辑,则CPLD的体系结构不允许使用专用全局资源。

如果信号用于任何其他逻辑,则软件将不使用全局资源路由信号。

如果您按文件选择详细的钳工报告文件格式> 。Fitter报告文件格式,然后生成fitter报告。。您可以查看控制信号是否通过GLB群集表中的专用全局控制资源进行路由。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 11:45:00 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它