首次访问?先看看 站点介绍吧
最近用LATTICE FPGA的DDR3控制器,在选择存储器为DIMM时,里面有个RANK参数,不知道选dual rank还是 single rank?
匿名
订阅RSS
已提问: 2017-09-19 09:22:48 +0800
已查看: 152 次
最后更新: Jan 21 '18
1080p,24bit, 60fps的图像实现横屏转竖屏可以用XC6SLX16或者ECP5-25外挂一片16bit的DDR3吗?
FPGA 连DDR3存储器时为什么与DDR3在同一bank上不用的IO口也连接了1.5V,不知道何意。
LATTICE DDR3 控制器的地址构成(映射)是怎样的?
LATTICE FPGA的DDR3 IP core 可不可以使用93.75M时钟?
LATTICE FPGA 如果DDR3的时钟是40.96对DDR3接口有什么影响(DDR接口按100m例化)?
LATTICE FPGA DDR3的时钟P,N端接反会导致什么问题?