跟踪报告中“潜在电路回路在时序分析中发现”意味着什么?

组合回路的使用长期以来一直令人沮丧,因为这会在设计中引起显著的稳定性和可靠性问题。组合回路行为通常依赖于环路逻辑的相对传播延迟。通常,组合循环蠕变到一个设计来处理棘手的异步问题。组合循环本质上是隐含的或推断的锁存器的实现。推断锁存器是组合反馈环路的一个例子,因为这个函数必须由LUTs建立,因为FPGA寄存器没有锁存模式。当锁存器在LUTs中实现时,时序分析工具不能检查这些电路上的设置和保持时间要求。采用组合循环的大多数设计问题可以用标准寄存器来解决,并且设计将更加稳健和稳定。组合循环警告通常是“组合”逻辑代码的结果,它不是严格组合的。这些组合循环通常与“CASE”结构或“I/THE/SER”结构中的错误相关。(如不完全指定的“病例陈述”)。

一个建议是将寄存器保持在独立于组合逻辑的过程中。这使得更容易判断推断的锁存器是否真的是一个错误。调查任何组合循环并在代码中实现修复以移除意外的锁存器,或者重新设计电路,从而不需要闩锁。

使用默认设置,可以在TWRPAR没有循环路径的报告。要查看循环,用TrCE命令添加-p选项,例如

TrCE-V 10 GT-SETLD-SP 6 -SPHLD MMP-O MTCH2DDPHYMTCH2DDPH.TWR MTCH2DDPHYMTCH2DDPH.NCD MTCH2DDPHYMTCH2DDPH.PRF

此外,参数“报告异步定时循环”可以设置为“true”,它位于策略选项中的位置和路径跟踪下。

之后,所有的循环都显示在.TWR报告中,如下所示。

循环:Name Fanout Delay(NS)站点资源库2 0.632 R3C22A.F0到R3C22A.B0 ESTHPH5WXCY1 ------- 0.632(0%逻辑,100%路由),0逻辑电平。循环:Name Fanout Delay(NS)站点资源资源2 0.632 R78C13B.F0到R78C13B.B0 ESTHPH5WWCY2----0.632(0%逻辑,100%路由),0个逻辑级。循环:Name Fanout Delay(NS)站点资源库2 R30C17B.F0到R30C17B.B0 ESTHPH5WWCY3 -----0.632(0%逻辑,100%路由),0逻辑级。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 11:43:24 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它