PLL锁定时间Tlock是否从功率上升开始测量?

PLL的锁定时间没有门控功率斜升,它取决于复位信号。 FPGA完成配置后,在唤醒和运行之前,会向芯片断言全局复位信号(GSR)。 。PLL锁定时间Tlock是从GSR释放到锁定时间指定的,只要输入时钟一致即可。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 11:40:02 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它