我可以选择生成的HDL文件的类型、Verilog或VHDL吗?

在格子菱形设计环境中选择从您的示意图生成的HDL文件类型:

  1. 在左窗格中的“文件列表”选项卡中选择项目名称
  2. 右击项目名称打开“Project Projes”对话框
  3. 在Project Projts对话框中选择项目名称,并在名称下显示“StudioHDL类型”
  4. 选择值“& lt;默认& gt;”,“verilog”,或“VHDL”,(系统默认为Verilog)
  5. 单击确定

格子菱形将在合成设计过程中生成所选择的HDL文件类型。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 11:38:34 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它