如何为SERDES实现外部参考时钟?

SERDES的外部参考时钟源可以是:

  1. 主时钟垫(PCLK)
  2. FPGA PLL

由于FPGA资源将时钟路由到SERDES所引起的额外抖动将传递到发送数据,因此必须注意不要违反Tx抖动规范。要获得有关外部参考时钟的更详细要求,请参阅表3-12中的“SERDES外部参考时钟”部分。 Lattice ECP3系列数据表 - DS1021

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 11:35:38 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它