在SDEDs串行输入中,LATECIECP3 PCS/SerDES中的信号检测电路的RX损耗如何响应于恒定的值或信号电平的下降?

以下部分描述了LATECIECP3 PCS/SerDES RX信号丢失(LOS)检测电路的工作原理。

操作
RX-LOS检测电路检测HNDIP/N引脚上的电压摆幅,如“信号丢失”部分所示。StReCeCp3 Serds/PCS使用指南. RSORILL LSET寄存器位使用可编程电流源技术设置电压阈值以比较电压摆幅。当电压摆幅小于编程设置时,RLOS低电平信号触发。因此,RSOLL LSET值越高,电压摆动就越需要防止RX-LOS条件。RX-LOS条件意味着Rx1-LoSuxLuxCH(3:0]μs信号变高。
恒定的SerDes输入
RX LOS电路的输入与长时间常数AC耦合,这就是为什么几个0或1的字符串不会导致LOS条件发生的原因。事实上,当输入是恒定的,那么限制是与接收器的能力锁定到连续相同的数字(CID)。换言之,接收的CDR将失去锁定,并导致在LOS电路能够检测到LOS条件之前触发RXYCDRYL LOLSCHEC[3:0] S信号。这就是为什么您应该使用接收器的最大CID作为LOS的最坏情况的条件。对于LaTigeCp3,我们在“串行输入数据规格”表中公布每个数据速率的最大CID。LATECIECP3家庭数据表DS1021. 根据您希望运行的数据速率,您可以参照最坏情况CID表。
信号下降条件
当你把HNDIP/N输入电缆拉开,或者停止驱动输入时,通道上的HDNIP/N串行输入将汇合。内部终止使用将耗尽内部电容更快,将导致RX LOS条件立即。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 11:35:13 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它