我的PAC设计器项目中的一个输出引脚现在被指定为一个节点。为什么它会改变,我如何将它变回输出?
PAC设计器LoGuiBudier软件不应该将输出指定为节点,这是软件早期版本中的一个问题。这个任务的一个PAC设计器项目被破坏,不能在PAC设计器中被固定。建议升级到PAC DESGIENER版本6.2或更新。
添加评论
首次访问?先看看 站点介绍吧
已提问: 2018-07-27 11:34:54 +0800
已查看: 3 次
最后更新: Jul 27 '18
怎样提升LATTICE FPGA CPLD的下载烧录速度,让FPGA的下载更快更省时间?
如何获得我现有的LATTICE FPGA CPLD订购许可证的临时扩展?
LATTICE(莱迪思) CPLD FPGA设计软件的LICENSE(授权许可选项)有哪些?
LATTICE CPLD XO3芯片bank0可以作为7:1LVDS的差分输入吗?还是只能作为输出?
LATTICE CPLD XO3做SPI收发,最快能做到多高的频率,96M可以吗?
LATTICE ECP5 FPGA LVDS收发出错,请问是什么原因怎么解决?
LATTICE的FPGA开发软件diamond的安装及LICENSE授权教程
lattice FPGA软件diamond 报错“external connection to net gnd is not allowed”怎么办?
LATTICE CPLD 软件 DIAMOND 报错" ERROR - osc_clk matches no clock nets in the design."怎么解决啊 ?