LATTICE DDR3 控制器的地址构成(映射)是怎样的?
最近在用LATTICE FPGA的DDR3控制器,移植了之前XILINX的代码,设计中用DDR3 MEMORY的BANK0和BANK1做乒乓操作,结果发现数据没有成功写入指定的BANK,XILINIX的地址构成是{BANK号,行,列},LATTICE的控制器好像不是这样,不清楚它的地址该是怎么构成的?
添加评论
首次访问?先看看 站点介绍吧
已提问: 2017-09-08 18:42:08 +0800
已查看: 106 次
最后更新: Jan 06 '18
1080p,24bit, 60fps的图像实现横屏转竖屏可以用XC6SLX16或者ECP5-25外挂一片16bit的DDR3吗?
FPGA 连DDR3存储器时为什么与DDR3在同一bank上不用的IO口也连接了1.5V,不知道何意。
DDR3 Memory DIMM存储器的 rank指的是什么?
LATTICE FPGA的DDR3 IP core 可不可以使用93.75M时钟?
LATTICE FPGA 如果DDR3的时钟是40.96对DDR3接口有什么影响(DDR接口按100m例化)?
LATTICE FPGA DDR3的时钟P,N端接反会导致什么问题?
LATTCIE FPGA diamond工程插入reveal后出现 Please check correct syntax '...\_generate.tcl "' 错误
LATTCIE FPGA CrossLink的MIPI 2:1 IP核重新配置后, 编译器报错说不认识pll_wrapper,怎么解决?