当我设计的IO缓冲区为3.3V型时,为什么格子软件选择VCCIO组电压小于3.3V?

当将IO缓冲区滞后属性设置为NA时,可能发生上述情况。

您可以使用以下三种方法中的一种来设置IO缓冲区RISISISIS属性:

  • ISPLIFEN软件:
    1. 从进程窗口开始设计设计器目标。
    2. 选择视图-gt;电子表格视图。
    3. 从SpReSueHET视图工具中选择端口属性选项卡。
  • 格子菱形软件:选择工具-gt;电子表格视图。然后选择端口分配选项卡。
  • LPF文件:使用如下示例中所示的IOBUF属性:

IOBUF端口“AY8”IOYTYPE=LVCMO33 PulLMODE=无滞后=小;

慢是3.3V输出和双向缓冲器的默认滞后属性。根据软件使用模式,只要缓冲区上的滞后属性设置为小或大,格子软件工具就将相应的IO银行VCCIO设置为3.3V。

但是,如果将滞后属性设置为NA,则工具将相应的银行VCCIO设置为2.5V或更小的值。这可能与同一银行驻留的3.3V缓冲区中的大多数产生IO电压冲突。

下面的例子展示了一个输出缓冲区上的VCCIO冲突,这是由于在同一个IO银行中的输入缓冲区中将滞后属性设置为NA的结果:

错误- PAR:不能在PIO站点“A15/PT24B”(I/O银行0)上放置PIO COMP“COMYA A17”。
错误- PAR:I/O银行规则检查失败:不兼容VCCIO银行0 VCCIO=1.5V,而PIO COMP“COMYA A17”,VCCIO=3.3V。

作为建议,将滞后属性设置为小(默认值),或者将大的属性设置为输入和双向缓冲器。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 11:33:53 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它