哪里可以获得LatticeECP3中DDR3 CK和地址/命令焊盘之间的最大偏斜数据?

在DDR存储器接口中,CK上升沿理想地位于地址和命令眼中间,以最大化tIS和tIH余量。

LatticeECP3允许通过从相同的相位时钟(分别为2x和1x)生成CK和地址/命令信号,然后反转CK输出相位。由于CK和地址/命令生成使用专用的DDR IO块,因此它们之间没有明显的数据路径偏差。但是,它们之间存在时钟偏差,差异清楚地列在数据表中。

  1. 由于CK和地址/命令信号均由来自同一PLL的主时钟驱动,因此请采用最大主时钟净偏移数据来确定数据手册中的最坏情况窗口。
  2. 请参见中的“LatticeECP3外部开关特性”表

LatticeECP3数据手册 - DS1021

。。找到您的设备并应用以下情况的号码: 。tSKEW_PRIB:如果DDR3地址/命令和CK在同一个bank中,请执行此操作 。tSKEW_PRI:如果DDR3地址/命令和CK位于不同的存储区中,请执行此操作 。请注意,表中的数字包括时钟分布偏斜和IO焊盘偏移。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 11:29:10 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它