在NC-Verilog中编译/精心设计基于SERDES的设计有哪些步骤?

编译/详细说明基于SERDES的设计需要预编译SERDES模型。

  1. 按照以下步骤编译Lattice SERDES模型,修改库定义文件,编译并详细说明您的设计。
    • 解压缩提供的SERDES模型。
    • 该模型位于以下安装目录中:< install_dir> /diamond/1.3/cae_library/simulation/blackbox
    使用pcsc-ncv.zip进行ECP2M设计。
  2. 使用pcsd-ncv.zip进行ECP3设计。
  3. 本FAQ的后续步骤假定设计针对ECP3设备。
    使用解压缩目录中的pcsd_cmpl_ncv.scr脚本将模型编译到库中。

    这是SERDES预编译库。

    更新库定义文件(cds.lib)以包含预编译的SERDES库。

    下面是一个示例cds.lib文件

    #SERDES预编译库

    DEFINE pcsd_work< install_dir> /diamond/1.3/cae_library/simulation/blackbox/pcsd-ncv/pcsd_ncv_work
  4. #ECP3数字元素库
    DEFINE ecp3< install_dir> /diamond/1.3/cae_library/simulation/ecp3/work
    #用户设计库

定义工作./work 编译并详细说明基于SERDES的设计。下面是一个示例编译脚本(模块名称是没有.v扩展名的文件名)

ncvlog my_serdes_design.v 。ncelab my_serdes_design 。参考 。莱迪思FPGA器件的仿真设计 。应用说明以获取更多信息。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 11:28:25 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它