1.5V时钟驱动器的可用性和成本使它成为驱动DDR3存储器接口的参考时钟输入的一个不吸引人的解决方案,有其他选择吗?

有几种可用于驱动LATECIECP3 DDR3参考时钟输入的替代方案:
1。使用LVDS时钟驱动器,直接连接到DDR3专用PLL输入对。LVDS25是兼容的I/O类型,可以在1.5V VCCIO银行中使用。这种方法为您提供最佳的信号完整性结果。
2。你可以在内部通过主时钟网络驱动DDR3专用PLL。选择一个与你正在使用的时钟驱动程序兼容的输入电平的设备的I/O库。(i)将时钟驱动器连接到该行的PCLK(主时钟)输入焊盘(或差分对)。ILE主时钟可以增加一定数量的时钟网络抖动到PLL,这种方法仍然是可接受的解决方案,可以用作次要选项。此选项也适用于单端时钟驱动器。
三。另一个选择是使用电阻分压器电路,将时钟驱动器输出电平转换为1.5V VCCIO银行的兼容电平。当时钟驱动器为单端时,该方法是有用的。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 11:26:36 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它