Big / Little Endian开关如何影响IPExpress中FIFO_DC的功能?

当读取数据总线宽度和写入数据总线宽度设置为不同值时,Big / Little Endian模式开关将影响字顺序:

  • 情况1:写数据总线宽度为36位,读数据总线宽度为18位
    • 对于Big Endian模式:如果写入Data [35:0],您将首先读出Data [17:0]然后读出Data [38:18]。
    • 对于Little Endian模式:如果写入Data [35:0],您将首先读出Data [35:18]然后读出Data [17:0]。
  • 情况2:写数据总线宽度为18位,读取数据总线宽度为36位:
    • 对于Big Endian模式,写入FIFO的第一个字在读出时显示在Q [17:0]。
    • 对于Little Endian模式,当读出时,Q [35:18]显示写入FIFO的第一个字。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 11:23:07 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它