我们看到在LATECIECP3设备中,多个IO逻辑元件的主时钟延迟是相同的,这是正确的吗?

是的,在LATECIECP3中的大多数IOL的主时钟树是平衡的,因此你看到延迟几乎是相同的。唯一的不同,你会看到的是在主时钟树延迟SeDes引脚或IOL引脚在EBR行结束。主时钟树延迟到其余的IOL都是平衡的,所以将是相同的。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 11:18:05 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它